莱迪思半导体推出全新的模块化IP核

　　莱迪思半导体公司推出7款全新的模块化IP核，支持屡获殊荣的CrossLink FPGA产品系列，可为消费电子、工业和汽车应用提供更高的设计灵活性。这些模块化IP核为客户提供创建自定义视频桥接解决方案所需的构建模块。

　　莱迪思半导体推出全新的模块化IP核，能为客户提供创建自定义视频桥接解决方案所需模块

　　在移动行业中，对大批量和高性能元器件的需求推动各类视频元器件纷纷进入市场，如处理器、显示屏和传感器，而它们也深受其他“移动相关”市场欢迎。这些市场需要能够在MIPI®与其他传统或现有显示屏和摄像头接口之间实现桥接解决方案的高性价比的器件。

　　“我们的客户需要支持MIPI D-PHY的FPGA来解决日益严峻的视频接口问题。”莱迪思半导体公司产品营销经理Tom Watzka表示，“他们经常在功耗、尺寸和性能方面遇到障碍。一年多以来，莱迪思CrossLink器件及其IP核系列不断帮助设计工程师克服这些挑战。在现有的强大工具套件中增加这些新的IP后，更是进一步增强了对快速发展的网络边缘智能应用的支持。”

　　2016年5月上市的CrossLink产品旨在解决来自越来越复杂、变化越来越快的视频市场的挑战。莱迪思为设计工程师提供实现低功耗和小尺寸桥接解决方案的全新途径，而且不会影响性能，为包括汽车、AR/VR和无人机在内多个快速增长的市场提供最前沿的创新技术。

　　全新CrossLink模块化IP核包括：

　　• CSI-2/DSI D-PHY接收器 - 将MIPI CSI-2/DSI数据流转换为并行数据

　　• CSI-2/DSI D-PHY发送器 - 将并行格式数据流转换为MIPI CSI-2/DSI格式

　　• FPD-LINK接收器 - 将FPD-LINK视频流转换为像素时钟域

　　• FPD-LINK发送器 - 将像素数据流转换为FPD-LINK视频流

　　• SubLVDS图像传感器接收器 - 将SubLVDS图像传感器视频数据转换为像素时钟域

　　• 像素到字节数据转换 - 将D-PHY发送器像素格式数据转换为并行数据格式

　　• 字节数据到像素转换 - 将D-PHY接收器的并行数据转换为像素格式

　　此外，莱迪思还推出了 1:2 MIPI DSI显示接口带宽降低器 ，它利用上述模块化IP核将输入视频流桥接成两个视频流或一个较低分辨率的视频流。