SAF1760：达芬奇平台的USB高速主机方案

一、器件定位

SAF1760 的标准名称是 Embedded Hi-Speed Universal Serial Bus Host Controller，即嵌入式高速通用串行总线主机控制器。它遵循 USB2.0 规范，支持 480Mbps 的高速传输，同时向下兼容全速 12Mbps 与低速 1.5Mbps 设备。芯片采用 EHCI（增强型主机控制器接口）架构，内部集成三端口事务转换器 TT 与三组物理层收发器，专门用来给不具备高速主机能力的嵌入式处理器扩展 USB 接口，与达芬奇 DMSoC 这类平台天然契合。

同系列的配套选择还有 TI 的 TUSB6020。它同样基于 USB2.0 高速规范，但定位为 OTG 双角色控制器，通过 VLYNQ 接口原生对接达芬奇系列处理器，例如 DM6437，适合需要在同一端口上兼顾主机与外设两种身份的场景。

二、关键参数

SAF1760 支持 USB2.0 高速 480Mbps 传输，并兼容全速与低速设备。控制器架构为 EHCI 加内置事务转换器，下行端口数量为三路，每路均可直接连接 USB2.0 设备。

处理器接口采用通用存储器映射方式，支持十六位与三十二位两种位宽，配合可编程输入输出与直接存储器访问能力。这套接口的特殊价值在于：处理器无需具备总线主控能力，仅靠外部存储器总线就能驱动芯片，这正好解决了早期达芬奇处理器无法原生提供高速主机的问题。

内部集成的模块包括 EHCI 主机核、三组 USB 物理层收发器、事务转换器、数据缓冲存储区以及中断控制单元。供电采用三点八伏核心电压、一点八伏内核电压与三点三伏输入输出兼容电平。器件为工业级温度范围，可在零下四十摄氏度至零上八十五摄氏度环境下工作，封装形式为 LQFP128。

三、内部结构

EHCI 高速主机控制器核承担 USB2.0 协议的核心工作，管理异步传输、同步传输、批量传输与中断传输四类事务，支持链式调度，能够同时接入 USB 摄像头、大容量存储等高速外设而不相互阻塞。

内置事务转换器负责速率转换。当高速主机总线上挂入全速或低速设备时，转换器在帧周期内切分微帧并降速转发，省去了外接集线器的必要。这是三路端口可直接下接鼠标、低速数据采集模块的前提。

三路集成物理层收发器内置差分驱动器、接收器与终端匹配电阻，外围只需共模电感与串联阻尼，显著降低了物料清单的复杂度和板级调试成本。

存储接口侧的数据缓冲存储区与直接存储器访问通道配合工作。达芬奇通过外部存储器接口读写寄存器，大块数据由芯片自行搬运，释放中央处理器的运算资源，对视频流这类持续高吞吐场景尤其关键。

中断产生单元负责上报设备接入、拔出、传输完成与错误事件，统一通知达芬奇的 ARM 核心，避免轮询带来的延迟与功耗。

端口电源控制与过流检测单元为每路端口提供独立使能与故障上报。软件可以按端口切断供电，并与外部负载开关协同完成电源路径管理。

四、工作原理

达芬奇 DMSoC 通过异步存储器总线接入 SAF1760，若选用 TUSB6020 则改用 VLYNQ 链路。系统启动后，运行在达芬奇上的 EHCI 驱动完成控制器初始化、寄存器配置与设备枚举，随后接管整条总线的传输调度。

高速模式下四佰捌拾兆比特每秒的带宽用于大容量存储读写与视频采集。当插入鼠标、低速模数转换器等全速或低速外设时，事务转换器自动完成速率适配，无需软件介入。

端口电源由双通道负载开关控制，软件可对每路单独上下电。进入休眠时关闭闲置端口的供电电压，是降低整机待机功耗最直接的一环。

五、完整系统链路

信号链路自上而下为：达芬奇 DMSoC 经外部存储器接口连接 SAF1760 高速主机控制器，再由控制器引出最多三路 USB 连接器。

端口供电链路为：双通道负载开关控制每路 USB 供电电压的通断，供电来源可来自 USB 输入，也可反向作为充电入口。充电入口接入低静态电流同步开关充电器，对二至四串锂电池组充电，电池组由一级电量计量保护芯片与二级过压保护芯片构成完整保护体系。

电池组输出经超低静态电流降压转换器得到系统电压。该电压分出两条支路：数字轨供给达芬奇 DMSoC、双端口以太网介质访问控制模块及其物理层收发器；模拟轨经无旁路电容低压差线性稳压器后，供给零漂移仪表放大器、模数转换器，最终回传至达芬奇。

六、方案优势

EHCI 是公开标准，LinuX 内核自带成熟开源驱动，移植到达芬奇平台只需适配存储器映射地址与中断号，无需开发私有通信协议，软件工作量集中在板级支持包层面。

三端口与事务转换器集成在片内，省去外接集线器，减少了印刷电路板面积与物料成本，也消除了集线器固件带来的兼容性风险。

主机侧不要求处理器具备直接存储器访问主控能力，这意味着较早期的达芬奇处理器也能获得高速 USB 能力，延长了既有硬件平台的生命周期。

独立的端口电源控制让休眠管理更精细。闲置端口可以单独断电，配合超低静态电流电源器件，整体待机电流可压到毫安以下。

七、设计难点

差分走线是首要难点。USB 差分信号对的两条线必须严格等长，目标阻抗控制在九十欧姆，并避开降压转换器与充电器的开关节点。脉宽调制开关噪声一旦耦合进差分对，会表现为间歇性丢包与枚举失败，这类问题在实验室常温环境下往往难以复现。

电源域时序同样关键。芯片内核与物理层收发器的供电必须先于端口供电电压稳定，否则热插拔瞬间的浪涌可能损坏物理层。复位释放与时钟稳定之间的间隔也需按数据手册的最小要求留足余量。

中断信号线需要上拉并远离高速差分对，布线过长或跨越噪声区域会产生误触发，表现为系统频繁进入中断服务例程。

驱动资源方面，同步视频采集与 USB 大容量传输并发时，需要为直接存储器访问缓冲区预留连续内存，避免碎片化导致的高速传输停顿。

八、器件区分

SAF1760 是独立外置的高速 USB 主机控制器，定位明确：为没有高速主机的嵌入式处理器扩展 USB 主机能力。

TUSB6020 是双角色控制器，通过 VLYNQ 接口原生适配达芬奇，适合主机与外设两种身份需要切换的场合。

BQ24196 是电源路径充电管理芯片，只负责电能转换与电池管理，与 USB 主机协议毫无关系，不能替代前两者。

以上内容为学习参考，具体设计请以器件最新版数据手册与勘误表为准。