2020年RISC-V十大事件，逆流而上的的开源架构

RISC-V迎来十年生日

虽然RISC-V的诞生已经过去了10年时间，但随着这一架构在开源生态的通力完善下，直到近期才开始逐渐爆发其潜力。今年三月，RISC-V国际基金会正式在瑞士成立，也表达了这一架构开源开放的决心。全球范围内，RISC-V芯片（SoC、IP和FPGA）已经推出84款，覆盖了云端、移动、高性能运算和机器学习等31个产业。

RISC-V的市场也在持续扩张，Semico预计2025年全球市场的RISC-V核心数将达到624亿，其中工业应用将占据167亿颗核心。而根据Tractica预测，RISC-V的IP和软件工具市场也将在2025年达到10.7亿美元。

未来的存储控制器

大家可能有所不知，其实不少存储厂商都是RISC-V的忠实拥护者与推进者，这其中就包括希捷、西部数据这样的头部厂商。

希捷于近日公布了两款基于RSIC-V架构的内核，一款为实现高性能，另一款则用于面积优化。前者已经在机械硬盘中完成了功能认证，后者已经完成设计，尚在构建中。希捷的高性能内核与现有解决方案相比，将关键的硬盘工作负荷性能提高了三倍。而面积优化内核优化了封装面积，降低了功耗。

而西部数据也于今年五月中旬开源了自研的RISC-VSweRV内核EH2和EL2，EH2是全球首个双线程的商用RISC-V内核，性能达到了7.8CoreMarks/MHz。不仅如此，西部数据计划将所有存储控制器都迁移到ROSC-V上来，无论是机械硬盘还是固态硬盘。

一生一芯

国科大于去年六月发起了“一生一芯”计划，组建了教学团队，带领五位本科生以流片为目标，打造RISC-V的SoC。

在四个月的高强度开发下，该计划终于在今年成功流片。测试验证过程中，该芯片已经可以实现稳定运行RT-Thread、Linux以及自己编写的国科大教学操作系统。

该芯片被命名为果壳（Nutshell），也是与国科大的“国科”同音。果壳芯片基于9级流水线顺序设计，运用了中芯国际的110nm工艺，测试性能达到1.49CoreMarks/MHz。

中国科学院计算技术研究所研究员包云岗透露，第二期“一生一芯”计划已经于8月正式启动，参加人数增加至12位。与此同时，教学团队也将采用一种面向教学的SoC芯片架构，将平均流片成本从第一期的5万元降低至5000元。教学指导方案会在第二期计划结束后公布，供其他学校开设类似实践课程作参考。